Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA)
The use of Field Programmable Gate Array (FPGA) in embedded systems allows to combine the software flexibility with the hardware speed, in what is called reconfigurable computing, being able to implement, from simple processing to circuits such as video controller, including RAM memory, or even inco...
Guardado en:
| Autores principales: | , , , , , , |
|---|---|
| Formato: | Online |
| Lenguaje: | portugués |
| Publicado: |
Universidade Estadual de Campinas (UNICAMP)
2016
|
| Materias: | |
| Acceso en línea: | https://econtents.sbu.unicamp.br/eventos/index.php/simtec/article/view/9263 |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
| _version_ | 1876523729547165696 |
|---|---|
| author | Almeida, Carlos Caetano Pagano, Danilo Grella, Vornei Augusto Cabello, Frank Alexis Canahuire Oliveira, Alexandre Tomazati Loubach, Denis Silva Nóbrega, Eurípedes Guilherme de Oliveira |
| author_facet | Almeida, Carlos Caetano Pagano, Danilo Grella, Vornei Augusto Cabello, Frank Alexis Canahuire Oliveira, Alexandre Tomazati Loubach, Denis Silva Nóbrega, Eurípedes Guilherme de Oliveira |
| author_sort | Almeida, Carlos Caetano |
| collection | Portal de Eventos Científicos da UNICAMP |
| container_reference | Resumo dos trabalhos do SIMTEC Simpósio dos Profissionais da UNICAMP; v. 6 (2016): Temática: UNICAMP 50 ANOS - Memórias, Experiências e Trajetórias profissionais; 132-132 |
| description | The use of Field Programmable Gate Array (FPGA) in embedded systems allows to combine the software flexibility with the hardware speed, in what is called reconfigurable computing, being able to implement, from simple processing to circuits such as video controller, including RAM memory, or even incorporate computationally demanding and complex processing. The desired circuit development project in FPGA may be developed through Altera&";s Quartus II program, which enables the electronic circuit development. The projected logic circuit programming is transferred to FPGA, through USB cable; after received and loaded, the FPGA carries out the programmed functions, and this is a volatile programming, that is, the device must be reprogrammed every time it is turned on. The transference may be eliminated with the use of a programmable ROM memory or a solid-state disk, which enables the project to be directly loaded to the FPGA when turned on. This work presents an architecture for the digital signal processing through devices implemented in hardware through convolution networks (ConvNets), networks with multiple layers that implement convolution filters. On the image processing, the algorithms are, in general, implemented in software; therefore, the computational performance may not be adapted or meet real-time application requirements. In this case, the 2D convolution may be applied in a concurrent and/or parallel way, which may be obtained with exploitation of the FPGAs potential through ConvNets, therefore, obtaining potentially much higher performance. |
| first_indexed | 2025-10-08T14:03:43Z |
| format | Online |
| id | ojs-article-9263 |
| institution | Universidade Estadual de Campinas |
| issn | 2525-5398 |
| language | por |
| last_indexed | 2026-09-15T21:01:10Z |
| publishDate | 2016 |
| publisher | Universidade Estadual de Campinas (UNICAMP) |
| record_format | ojs |
| spelling | ojs-article-92632026-09-15T14:55:08Z Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA) Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA) Almeida, Carlos Caetano Pagano, Danilo Grella, Vornei Augusto Cabello, Frank Alexis Canahuire Oliveira, Alexandre Tomazati Loubach, Denis Silva Nóbrega, Eurípedes Guilherme de Oliveira Field programmable gate array. Convolução. Processamento de imagens. Processador nios II. The use of Field Programmable Gate Array (FPGA) in embedded systems allows to combine the software flexibility with the hardware speed, in what is called reconfigurable computing, being able to implement, from simple processing to circuits such as video controller, including RAM memory, or even incorporate computationally demanding and complex processing. The desired circuit development project in FPGA may be developed through Altera&";s Quartus II program, which enables the electronic circuit development. The projected logic circuit programming is transferred to FPGA, through USB cable; after received and loaded, the FPGA carries out the programmed functions, and this is a volatile programming, that is, the device must be reprogrammed every time it is turned on. The transference may be eliminated with the use of a programmable ROM memory or a solid-state disk, which enables the project to be directly loaded to the FPGA when turned on. This work presents an architecture for the digital signal processing through devices implemented in hardware through convolution networks (ConvNets), networks with multiple layers that implement convolution filters. On the image processing, the algorithms are, in general, implemented in software; therefore, the computational performance may not be adapted or meet real-time application requirements. In this case, the 2D convolution may be applied in a concurrent and/or parallel way, which may be obtained with exploitation of the FPGAs potential through ConvNets, therefore, obtaining potentially much higher performance. O uso de Field Programmable Gate Array (FPGA) em sistemas embarcados permite combinar a flexibilidade do software com a velocidade do hardware, no que se chama de computação reconfigurável, podendo implementar desde processamentos simples, até circuitos como controlador de vídeo, incluindo memória RAM ou ainda incorporar processamentos complexos e exigentes computacionalmente. O projeto de desenvolvimento do circuito desejado em FPGA pode ser desenvolvido através do programa Quartus II da Altera, que permite o desenvolvimento dos circuitos eletrônicos. A programação do circuito lógico projetado é transferida para o FPGA, através de cabo USB, após recebido e carregado, o FPGA realiza as funções programadas, sendo essa programação volátil, ou seja, o dispositivo deve ser reprogramado a cada vez que é ligado. A transferência pode ser eliminada com a utilização de uma memória ROM programável ou um disco de estado sólido, o que possibilita que o projeto seja diretamente carregado para o FPGA quando ligado. Este trabalho apresenta uma arquitetura para o processamento digital de sinais através de dispositivos implementados em hardware por meio de redes de convolução (ConvNets), são redes com múltiplas camadas, que implementam filtros de convolução. No processamento de imagens, os algoritmos são em geral implementados em software e assim o desempenho computacional pode não ser adequado ou não atender requisitos de aplicações em tempo real. Nesse caso a convolução 2D pode ser aplicada de forma concorrente e/ou paralela, o que pode ser conseguido explorando-se o potencial dos FPGA’s através das ConvNets, obtendo-se assim desempenho potencialmente muito superior. Universidade Estadual de Campinas (UNICAMP) 2016-10-27 info:eu-repo/semantics/article info:eu-repo/semantics/publishedVersion Análise lógica Analytical Research application/pdf https://econtents.sbu.unicamp.br/eventos/index.php/simtec/article/view/9263 10.20396/simtec.v6.2016.9263 Resumo dos trabalhos do SIMTEC Simpósio dos Profissionais da UNICAMP; v. 6 (2016): Temática: UNICAMP 50 ANOS - Memórias, Experiências e Trajetórias profissionais; 132-132 2525-5398 por https://econtents.sbu.unicamp.br/eventos/index.php/simtec/article/view/9263/12574 Copyright (c) 2016 Carlos Caetano Almeida, Danilo Pagano, Vornei Augusto Grella, Frank Alexis Canahuire Cabello, Alexandre Tomazati Oliveira, Denis Silva Loubach, Eurípedes Guilherme de Oliveira Nóbrega https://creativecommons.org/licenses/by/4.0 |
| spellingShingle | Almeida, Carlos Caetano Pagano, Danilo Grella, Vornei Augusto Cabello, Frank Alexis Canahuire Oliveira, Alexandre Tomazati Loubach, Denis Silva Nóbrega, Eurípedes Guilherme de Oliveira Field programmable gate array. Convolução. Processamento de imagens. Processador nios II. Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA) |
| title | Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA) |
| title_full | Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA) |
| title_fullStr | Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA) |
| title_full_unstemmed | Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA) |
| title_short | Projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (FPGA) |
| title_sort | projeto de arquitetura de um filtro para processamento de imagens utilizando processador nios ii e field programmable gate array (fpga) |
| topic | Field programmable gate array. Convolução. Processamento de imagens. Processador nios II. |
| url | https://econtents.sbu.unicamp.br/eventos/index.php/simtec/article/view/9263 |
| work_keys_str_mv | AT almeidacarloscaetano projetodearquiteturadeumfiltroparaprocessamentodeimagensutilizandoprocessadorniosiiefieldprogrammablegatearrayfpga AT paganodanilo projetodearquiteturadeumfiltroparaprocessamentodeimagensutilizandoprocessadorniosiiefieldprogrammablegatearrayfpga AT grellavorneiaugusto projetodearquiteturadeumfiltroparaprocessamentodeimagensutilizandoprocessadorniosiiefieldprogrammablegatearrayfpga AT cabellofrankalexiscanahuire projetodearquiteturadeumfiltroparaprocessamentodeimagensutilizandoprocessadorniosiiefieldprogrammablegatearrayfpga AT oliveiraalexandretomazati projetodearquiteturadeumfiltroparaprocessamentodeimagensutilizandoprocessadorniosiiefieldprogrammablegatearrayfpga AT loubachdenissilva projetodearquiteturadeumfiltroparaprocessamentodeimagensutilizandoprocessadorniosiiefieldprogrammablegatearrayfpga AT nobregaeuripedesguilhermedeoliveira projetodearquiteturadeumfiltroparaprocessamentodeimagensutilizandoprocessadorniosiiefieldprogrammablegatearrayfpga |
